PLL（Phase Locked Loop）の高速化・低雑音手法 

ファーストロックアップモード

リファレンスもれスプリアスや高域でのスプリアス、ノイズを抑圧するためには、ループ応答周波数の低いPLLを採用する必要があります。この場合、高速な周波数切り替え時間をあきらめることになります。
逆に、高速な切り替え時間を得るためには、ループ応答周波数が高いPLLを用います。この場合、高域でのスプリアスの抑圧を犠牲にしなければなりません。
しかし、ファーストロックアップモードを用いることで、このようなトレードオフの問題を緩和することができます。

図はファーストロックアップモードの動作を説明するものです。 ここで、チャージポンプCP1とCP2は切り替えるとができます。また、R2の値も並列にR2’が入ることで定数を変更することができます。
CP1は、通常モードでのチャージポンプであり、利得Kpを持ち、ループ応答周波数の低いPLLとしてC1、C2、R2の定数が決まっています。 CP2は、ファーストロックアップモードでのチャージポンプで、利得Kpb はKp より大きく設定します。

位相余裕Φを適切な値とする

チャージポンプはCP2が選択され利得Kpb を大とすることでPLLの開ループゲインは増して、ループ応答周波数fc は高域に移るので、ループ帯域は広くなります。
しかし、それだけだと位相余裕Φが小さくなり不安定となり、応答特性が悪化します。
そこで、ファーストロックアップモード時には R2の値も変えて適切なΦの値として動作させることが有効です。

図は通常モードとファーストロックモードの開ループ特性の一例を示しています。
この例では、ファーストロックモードの帯域を通常モードの10倍（B=10）となるように利得Kpb の値を定めました。また、位相余裕Φの変化がないようにR2’の値を選定しています。

ファーストロックアップの応答特性を評価する

ファーストロックモードでループ帯域の広いPLLとして高速動作させ、目的の周波数に近づいたら通常モード狭い帯域のPLLに戻します。
図はファーストロックアップモードの実際の応答特性であり、スペアナをゼロスパンとして用いたタイムドメイン評価です。

通常モードと比べて大幅に応答時間を短縮でき、スプリアスや位相雑音を通常モードと同じにできます。

ファーストロックアップモードの設計手順を以下に示す

1．通常モード狭帯域でのループフィルター定数を求める。
2．通常モードのチャージポンプCP1の出力電流は少ない設定とする。
3．ファーストロックアップモードを広帯域とする Kpb を求め CP2で出力電流を多く設定する。
4．ファーストロックアップモードを広帯域とする R2‘ を求める。
5．開ループ特性と位相特性を検証する。
6．ファーストロックモードでループ帯域の広いPLLとして高速動作させ、目的の周波数に近づいたら通常モードの狭い帯域のPLLに戻すが、その時間を選択する。